 
|
|
|
|
|
|
|
|
|
SMD099 Digital kiselkonstruktion 8.0 poäng | |
|
ÄMNE (enl SCB) Datateknik NIVÅ/DJUP D M PROGRAM/TIDSPERIOD Val D, E / Lp III+IV / / SPRÅK: Engelska/Svenska EXAMINATOR Glenn Jennings Univ lekt FASTSTÄLLD Kursplanen är fastställd av Institutionen för systemteknik 1997-02-19, reviderad 1998-02-16 att gälla från HT98. FÖRKUNSKAPSKRAV SMD098 Beräkningsstrukturer, SMD011/SMD012 /SMD038 Imperativ Programmering och SME034 Elkretsteori eller motsvarande. MÅL Denna kurs handlar om fysisk konstruktion av stora digitala kretsar ända ner till kiselytan, där kunskaper utöver syntes och standard-cell paradigmen erfordras; t ex konstruktion av full-custom högdensitetskretsar i storleksordningen tio miljoner CMOS transistorer per krets och/eller nominella klockhastigheter i storleksordningen 200 MHz. Beroende på budget och ev. industriell sponsring kommer studenternas kretsar att tillverkas i lämplig CMOS teknologi. Kursen bygger på studentens tidigare kunskaper om att hantera komplexiteten hos större och funktionellt komplexa digitala system. INNEHÅLL Logiksyntes: syntes av kombinatoriska nät med grindbibliotek; blockimplementerade och standard-cell place-and-route moduler. Nackdelar med denna metod vad beträffar kiselutnyttjandet och prestanda. Kontaktnätteori: P och N kontakter. Statiska komplementära kontaktnät och layout, enkla kontaktfunktioner. Regelbundna kontaktnät. ROM. Fysisk kiselkonstruktion: genomgång av fysiska och elektroniska egenskaper hos CMOS teknologin. Lager, ledare och kontakter i CMOS. Layoutregler och regelbundenhet. Planritning. Layoutskisser och kompaktering. Automatgenererad layout: modularisering och parametrisering. Embedded layout languages. Modul- och PLA-generatorer. Statisk pull-up. Global ledningsdragning. Kiselkompilering. Latch-baserad konstruktion: Nackdelar med vippor. Genomgång av transparent latch, konstruktion av statiska och dynamiska synkroniserare i kisel, multipla klockfaser, kostnadsfördelar. Layoutextrahering och simulering på kontakt- och transistornivå. Kontroll av layoutregler (DRC). Extrahering till grindnivå, statisk formellverifiering av layout mot högre beskrivningsformer. Dynamisk logik: Laddning, minne, förladdning. Kapplöppingar. N- och P-block, N- och P-synkroniserare. Domino-logik. True Single Phase Clocking (TSPC). Övriga: drivning av stora lastar, laddningkoppling, paddar, osv. UNDERVISNING Undervisningen består främst av en obligatorisk konstruktionslaboration i projektformat, utförd i mindre grupper, dock med differentierade betyg och ställt upp enligt sträng tidsplan i etapper. Genom projektet blir studenten bekant med de konstruktionsverktyg som krävs för att genomföra en fullständig kiselkonstruktion på layoutnivå. Föreläsningar/lektioner. Skriftlig tentamen kontrollerar om studenten har uppfattat grunderna till, och syftena med, de verktyg som användes i projektarbetet. EXAMINATION Skriftlig tentamen. Kursbetyg baseras på tentamen samt konstruktionsuppgiften: differentierade betyg. KURSENS BETYGSKALA: U,3,4,5 MOMENT/PROV | |
| Konstruktionsuppgift och rapport | 6.0poäng |
| Tentamen | 2.0poäng |
|
LITTERATUR Fastställs senare. Val av konstruktionsverktygen, antingen Mentor Graphics eller Cadence, ej heller fastställt. ÖVRIGT Kursen ges ej under läsåret 98/99. Studenten bör ha en tvärvetenskaplig inställning, mellan elektronik och programmering. SMD099 och SMDxxx (f.n. "Digitalsyntes") alternerar vartannat år och både får läsas av samma student. Kontaktperson: Glenn Jennings |
Ansvarig för sidan: Birgitta.Hakansson@dc.luth.se
| Universitetet | Student | Forskning | Sök | Kontakta oss | In English |
 LULEÅ TEKNISKA UNIVERSITET Universitetsområdet, Porsön, 971 87 Luleå. Tel. 0920-91 000, fax 0920-91 399 |